G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 29/02 (2006.01) G11C 17/18 (2006.01)
Patent
CA 2646220
Circuits for testing unprogrammed OTP memories to ensure that wordline and bitline connections, column decoders, wordline drivers, correctness of decoding, sensing and multiplexing operate properly. The OTP testing system includes one or both of column test circuitry and row test circuitry. The column test circuitry charges all the bitlines to a voltage level similar to that provided by a programmed OTP memory cell during a read operation, in response to activation of a test wordline. The bitline voltages can be sensed, thereby allowing for testing of the column decoding and sense amplifier circuits. The row test circuitry charges a test bitline to a voltage level similar to that provided by a programmed OTP memory cell during a read operation, in response to activation of a wordline of the OTP memory array. This test bitline voltage can be sensed, thereby allowing for testing of the row decoding and driver circuits.
Des circuits de contrôle pour mémoires OTP non programmé permettant d'assurer le bon fonctionnement des connexions de lignes de mots et de lignes de bits, des décodeurs de colonnes, des pilotes de lignes de mots, de l'exactitude du décodage, de la détection et du multiplexage. Le système de contrôle OTP comprend un ou deux circuits de contrôle de colonnes et de circuits de contrôle de rangées. Les circuits de contrôle de colonnes chargent toutes les lignes de bits à un niveau de tension semblable à celui fourni par une cellule de mémoire OTP programmé durant une opération de lecture, en réponse à l'activation d'une ligne de mots test. Les tensions de lignes de bits peuvent être détectées, ce qui permet de tester des circuits amplificateurs de décodage et de détection de colonnes. Les circuits de contrôle de rangées chargent une ligne de bits test à un niveau de tension semblable à celui fourni par une cellule de mémoire OTP programmé durant une opération de lecture, en réponse à l'activation d'une ligne de mots du réseau de mémoire OTP. Cette tension de lignes de bits test peut être détectée, ce qui permet de tester des circuits de décodage et de pilotage de rangées.
Borden Ladner Gervais Llp
Sidense Corp.
LandOfFree
Test circuit for an unprogrammed otp memory array does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Test circuit for an unprogrammed otp memory array, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Test circuit for an unprogrammed otp memory array will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1535975