Timing-insensitive glitch-free logic system and method

Details Timing-insensitive glitch-free logic system and method Timing-insensitive glitch-free logic system and method

G - Physics

06

F

G06F 17/50 (2006.01) G06F 11/22 (2006.01)

Patent

CA 2420022

A timing insensitive glitch-free (TIGF) logic device which can take the form of any latch or edge triggered flip-flop. In one embodiment, a trigger signal is provided to update the TIGF logic device. The trigger signal is provided during a short trigger period that occurs at adjacent times from the evaluation period (figure 59). In latch form, the TIGF latch includes a flip- flop that holds the current state of the TIGF latch until a trigger signal is received (figure 59). A multiplexer is also provided to receive the new input value and the old stored value. The enable signal functions as the selector signal for the multiplexer. In flip-flop form, the TIGF flip-flop includes a first flip-flop that holds the new input value, a second flip-flop that holds the current stored value, and a clock edge detector. Hold time violations are avoided because one dedicated flip-flop stores the new input value which effectively blocks input changes during evaluation.

L'invention concerne un dispositif logique insensible aux défaillances et aux problèmes de synchronisation, pouvant prendre la forme d'un verrou ou d'une bascule bistable à commande sur front. Dans un mode de réalisation, un signal de déclenchement est utilisé pour mettre à jour le dispositif logique. Le signal de déclenchement est fourni au cours d'une courte période de déclenchement qui se produit à des instants proches de la période d'évaluation (fig. 59). Le dispositif logique, lorsqu'il prend la forme d'un verrou, comprend une bascule bistable permettant de retenir l'état courant du verrou jusqu'à ce qu'un signal de déclenchement soit reçu (fig. 59). Ce dispositif comprend également un multiplexeur permettant de recevoir la nouvelle valeur d'entrée et l'ancienne valeur stockée. Le signal de validation sert de signal de sélection pour le multiplexeur. Le dispositif logique, lorsqu'il prend la forme d'une bascule à commande sur front, comprend une première bascule bistable permettant de retenir la nouvelle valeur d'entrée, une seconde bascule bistable permettant de retenir la valeur stockée actuelle, ainsi qu'un détecteur de contours d'horloge. Ce dispositif permet d'éviter les problèmes liés aux temps d'attente, car une bascule bistable spécifique retient la nouvelle valeur d'entrée qui bloque efficacement les changements d'entrée lors de l'évaluation.

Affiliated with

Also associated with

Rating

Timing-insensitive glitch-free logic system and method does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Timing-insensitive glitch-free logic system and method, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Timing-insensitive glitch-free logic system and method will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1466773