G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/00 (2006.01) G06F 13/36 (2006.01) G06F 13/38 (2006.01) G06F 13/42 (2006.01) G06F 17/00 (2006.01)
Patent
CA 2468799
Systems (500) and techniques to track deferred data transfers on a system- interconnect bus (515). A deferral response initiates storage of information corresponding to the response and tracking of progress for a requested data transfer. A master device, such as a bus adapter (300), may include a split- transaction repository (220), timers (230), and split-transaction monitor. The master device may include components, and may be designed to handle split responses as defined by a Peripheral Component Interconnect Extended standard.
L'invention concerne des systèmes (500) et des techniques qui permettent de localiser des transferts de données différés dans un bus d'interconnexion à un système (515). Une réponse différée commence la mise en mémoire de données correspondantes à la réponse, et le contrôle de l'évolution d'un transfert de données demandé. Un dispositif maître, tel qu'un adaptateur de bus (300), peut comprendre un organe d'archivage de transactions fractionnables (220), des chronométreurs (230) et un moniteur de transactions fractionnables. Le dispositif maître peut comprendre des composants, et peut être conçu pour gérer des réponses fractionnées, telles que définies par une norme PCI-X.
Butler Jim
Huynh Khanh
Emulex Design & Manufacturing Corporation
Smart & Biggar
LandOfFree
Tracking deferred data transfers on a system-interconnect bus does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Tracking deferred data transfers on a system-interconnect bus, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Tracking deferred data transfers on a system-interconnect bus will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2020279