H - Electricity – 04 – J
Patent
H - Electricity
04
J
H04J 3/22 (2006.01) G06F 5/10 (2006.01) H04J 3/07 (2006.01) H04L 12/20 (2006.01)
Patent
CA 2192161
A two stage desynchronizer (10) is provided to receive a gapped data component of an STS-3C(STM-1) signal and provide therefrom an ungapped DS-4NA (E4) data signal. The first stage (10a) includes a data byte formation block which takes the gapped STS-3C payload data and formulates the data into bytes, a first FIFO (25) which receives the bytes, and a first FIFO read controller (30) which utilizes the STS-3C clock signal and causes bytes of data to be read out according to a schedule which reads bytes eight or nine times out of every ten STS-3C clock cycles. For each row (270 byte times) of the STS-3C frame, either 241 or 242 bytes are read out of the FIFO according to a slightly gapped schedule where the reading of the 242nd byte at least partially depends upon the number of stuffs in the signal and the pointer movements received. The second stage (10b) of the desynchronizer (10) includes a second FIFO (50), a second FIFO fullness measurement block (60), and a VCXO (80). The second FIFO fullness measurement block (60) uses the incoming slightly gapped byte clock and the ungapped DS-4NA output clock as inputs for effectively measuring the relative fullness of the second FIFO (50), and provides a control signal based on the relative fullness.
L'invention porte sur un désynchronisateur (10) à deux étages permettant de recevoir une composante de données à espacement d'un signal de format STS-3C (STM-1), et de produire, à partir de cette composante, un signal de données de format DS-4NA (E4) sans espacement. Le premier étage (10a) comprend un bloc de formation d'octets de données qui prend les données à espacement de la charge utile du signal STS-3C et les formule sous forme d'octets, un premier dispositif premier entré, premier sorti (FIFO) (25) qui reçoit les octets, et un contrôleur de lecture (30) de premier FIFO qui utilise le signal d'horloge STS-3C et commande la lecture d'octets de données en fonction d'une programmation consistant à lire les octets huit à neuf fois tous les dix rythmes d'horloge STS-3C. Pour chaque rangée (270 rythmes d'octets) de la trame STS-3C, 241 ou 242 octets sont lus à partir du FIFO en fonction d'une programmation à faible espacement, la lecture du 242e octet dépendant au moins partiellement du nombre de bourrages dans le signal et des déplacements d'indicateur reçus. Le second étage du désynchronisateur (10) comprend un second dispositif FIFO (50), un bloc de mesure (60) de saturation de second FIFO, et un oscillateur à quartz commandé en tension (VCXO) (80). Le bloc de mesure (60) de saturation de second FIFO utilise le signal d'horloge d'octets de données à faible espacement entrant et le signal d'horloge de sortie DS-4NA sans espacement comme signaux d'entrée afin de mesurer effectivement la saturation relative du second FIFO (50), et produit un signal de commande en fonction de cette saturation relative.
R. William Wray & Associates
Transwitch Corporation
LandOfFree
Two stage clock dejitter circuit for regenerating an e4... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Two stage clock dejitter circuit for regenerating an e4..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Two stage clock dejitter circuit for regenerating an e4... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2063281