G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 15/78 (2006.01) G06F 9/30 (2006.01) G06F 9/302 (2006.01) H03K 19/177 (2006.01)
Patent
CA 2274532
The invention relates to a unit which is controlled by a logical load unit (PLU), and which can be configured or reconfigured during running time, according to the following configuration: the invention provides for a programmable arithmetic logic unit (EALU), whose function and network connection are programmed in registers in which a plurality of data can be processed without reprogramming of the processing elements (PAE). To control the arithmetic logic unit (EALU), the invention provides for a state machine (SM-UNIT); it further provides registers for each operand (O-REG) and the result (R-REG), which are designed in part to act as shift registers. Feedback of the data of the results register takes place via a multiplexer (R20-MUX) to one of the inputs of the EALU. A bus multiplexing unit (BM-UNIT) makes it possible for the data to be taken from a bus system or for the result to be fed into a bus system, whereby the bus unit can send data to several receivers and synchronisation, even of several receivers, takes place automatically. The registers prevent the data processing system in the EALU to have access to the bus, so that each PAE can be considered an independent unit in that the configuration or reconfiguration of a PAE does not disturb the data originators and receivers or the independent PAEs.
L'invention concerne une unité qui est commandée par une unité logique de chargement (PLU), est configurable ou peut être reconfigurée pendant le temps d'exécution, selon la configuration suivante: il est prévu une unité de calcul programmable (EALU) dont la fonction et la connexion à un réseau sont programmées dans des registres, dans lesquels une pluralité de données peuvent être traitées sans reprogrammation des éléments de traitement (PAE). Un automate fini (SM-UNIT) est prévu pour commander l'unité de calcul (EALU); il est prévu en outre, pour chaque opérande (O-REG) et le résultat (R-REG), des registres pouvant être conçus en partie en tant que registres à décalage. La réinjection des données du registre de résultat s'effectue par l'intermédiaire d'un multiplexeur (R20-MUX) sur une entrée de l'EALU. Une unité de multiplexage pour bus (BM-UNIT) permet le prélèvement des données d'un système de bus ou l'introduction du résultat dans un système de bus, l'unité de bus pouvant envoyer les données à plusieurs récepteurs et la synchronisation, même de plusieurs récepteurs, s'effectuant automatiquement. Les registres empêchent le système de traitement de données dans l'EALU d'avoir accès au bus, ce qui permet de considérer chaque PAE comme une unité indépendante de sorte que la configuration ou la reconfiguration d'une PAE n'exerce aucune influence perturbatrice sur les émetteurs de données, ni sur les récepteurs de données, ni sur les PAE indépendantes.
Munch Robert
Vorbach Martin
Pact Informationstechnologie Gmbh
Smart & Biggar
LandOfFree
Unit for processing numeric and logical operations, for use... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Unit for processing numeric and logical operations, for use..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Unit for processing numeric and logical operations, for use... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1512974