H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 29/78 (2006.01) H01L 21/20 (2006.01) H01L 29/06 (2006.01)
Patent
CA 2193401
In a vertical MOS-FET, the ON resistance is decreased and source-drain and gate-source breakdown voltages are increased. The vertical MOS-FET includes a first layer formed at a deep location in a semiconductor substrate, a second layer formed at a shallower location than the first layer, a third layer formed at a shallower location than the second layer and exposed on a surface of the substrate, a trench extending from the substrate surface through the third and second layers to the first layer, an insulating layer covering a side wall and a bottom of the trench, a conductor surrounded by the insulating layer and filling the trench, and a fourth layer located in the first layer to cover a boundary between the side wall and bottom of the trench and vicinities of the boundary with the insulating layer interposed between them. The first and third layers are of the same conduction type, whereas the second and fourth layers are of a reverse conduction type. The conductor serves as a gate electrode such that a channel is formed in the second layer. A depletion layer is formed between the first and fourth layers such that the breakdown voltages are improved.
ans un transistor à effet de champ MOS vertical, la résistance dans le sens passant est abaissée et les tensions de claquage source-drain et grille-source augmentent. Le transistor à effet de champ MOS comporte une première couche constituée profondément dans un substrat semiconducteur, une deuxième couche formée moins profondément que la première couche et une troisième couche formée à un emplacement moins profond que la seconde couche et exposée au niveau d'une des faces du substrat. Un sillon partant de la surface du substrat semiconducteur traverse la troisième et la deuxième couches pour atteindre la première couche. Une couche isolante couvre une paroi latérale et le fond du sillon et un conducteur est entouré par la couche isolante et remplit le sillon. Une quatrième couche se situe dans la première couche et couvre une interface entre la paroi latérale et le fond du sillon et ainsi que le voisinage de l'interface, la couche isolante étant interposée entre ces éléments. La première et la troisième couches présentent les mêmes caractéristiques de conduction alors que les deuxième et quatrième couches présentent des caractéristiques de conduction inverse. Le conducteur agit comme électrode de grille, de manière qu'un canal soit formé dans la deuxième couche. Une couche d'appauvrissement est formée entre la première et la quatrième couche, ce qui a pour résultat que les tensions de claquage augmentent.
Borden Ladner Gervais Llp
Toyota Jidosha Kabushiki Kaisha
LandOfFree
Vertical mos-fet with improved breakdown voltages does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Vertical mos-fet with improved breakdown voltages, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Vertical mos-fet with improved breakdown voltages will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1400657