G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/10 (2006.01) G06F 9/455 (2006.01) G06F 11/26 (2006.01) G06F 13/10 (2006.01) G06F 13/14 (2006.01) G06F 13/40 (2006.01)
Patent
CA 2168335
A virtual addressing buffer circuit (10) formats an output address utilizing a format register (16) as a combination of new address bits and original input address bits. The ability to format the output address enables the user to replace certain address bits without requiring that the entire address be replaced. The virtual addressing buffer controls the output of several command signals to external circuits to indicate how the system should respond to the address output from the virtual addressing buffer. The command signals are controlled by a command register (20) and are output from the virtual addressing buffer only when an address match has been verified. The virtual addressing buffer circuit filters out certain bits of an input address as indicated by a filter register (22) before it verifies that the input address matches a stored address. Once an address match has been detected, the virtual addressing buffer circuit replaces the entire input address with a new formatted address.
Un circuit tampon à adressage virtuel présente un système de commande et de mappage d'adresse plus souple permettant une meilleure gestion des ressources physiques ainsi qu'une possibilité unique de conception de systèmes évolutifs. Le tampon à adressage virtuel formate l'adresse de sortie au moyen d'un registre de formatage sous forme d'une combinaison des nouveaux bits d'adresse et des bits d'adresse d'entrée originaux. L'aptitude à formater l'adresse de sortie permet à l'utilisateur de remplacer certains bits d'adresse sans qu'il soit nécessaire de remplacer toute l'adresse. Le tampon à adressage virtuel commande la sortie de plusieurs signaux de commande vers des circuits externes afin d'indiquer comment le système devrait réagir à la sortie d'adresse provenant du tampon d'adressage virtuel. Les signaux de commande sont régis par un registre de commande et sont extraits du tampon d'adressage virtuel uniquement lorsqu'une correspondance d'adresse a été vérifiée. Le circuit tampon à adressage virtuel élimine certains bits d'une adresse d'entrée selon les indications d'un registre de filtrage avant de vérifier si l'adresse d'entrée correspond à une adresse stockée. La séquence de bits dans le registre de filtrage n'étant pas fixe, n'importe quel emplacement de bit dans l'adresse d'entrée peut être éliminé avant la vérification de l'adresse. Une fois qu'une correspondance d'adresse a été détectée, le circuit tampon à adressage virtuel remplace toute l'adresse d'entrée par une nouvelle adresse formatée.
Ast Research Inc.
Samsung Electronics Co. Ltd.
Sim & Mcburney
LandOfFree
Virtual addressing buffer circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Virtual addressing buffer circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Virtual addressing buffer circuit will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1627356