H - Electricity – 03 – F
Patent
H - Electricity
03
F
H03F 1/22 (2006.01)
Patent
CA 2375073
MOS Cascode amplifier circuit including a voltage limiting bias circuit of additional transistors acting as a series voltage-limiting device between the MOS cascode amplifier circuit output node and the drain node of the upper-most cascode connected transistors when the MOS cascode amplifier circuit output voltage is at its maximum value. The drain-source voltage excursion peak on the sensitive cascode transistor is limited to a value below a pre-selected critical voltage, Vcrt. The additional transistors are connected by internal adjacent source-drain nodes as a sequencial chain with gates biased at respective fixed voltages. The number of additional transistors are selected to limit the peak drain-source voltage excursion on the sensitive transistor under operating conditions.
les circuits amplificateurs cascode MOS sont soumis à des changements (dégradations) de performance durables ou instantanés à cause de courants de substrat excessifs. Ces courants peuvent être générés dans le transistor source mis à la terre des transistors de sortie connectés cascode pendant les fortes excursions de tension drain-source aux bornes du transistor source mis à la terre lorsque la tension de sortie du circuit amplificateur cascode MOS est à sa valeur maximum. Un circuit amplificateur cascode MOS amélioré comprend un circuit de polarisation limiteur de tension avec transistors supplémentaires. Ce circuit agit commue un dispositif limiteur de tension en série entre le noeud de sortie du circuit amplificateur cascode MOS et le noeud de drain des transistors connectés cascode terminaux lorsque le circuit amplificateur cascode MOS est à sa valeur maximum. Selon un mode de réalisation, le circuit amplificateur cascode MOS est conçu pour limiter les excursions maxi de la tension drain-source sur le transistor cascode sensible à une valeur inférieure à une tension critique présélectionnée, dite Vcrit. Pour le transistor cascode sensible, Vcrit est définie comme la valeur de tension drain-source à laquelle le courant de substrat instantané et/ou cumulatif provoqué par des excursions maxi de la tension drain-source supérieure à Vcrit altérerait instantanément ou cumulativement les paramètres électriques sensibles du transistor à un point tel que la ou les caractéristiques de performance de l'amplificateur seraient sensiblement dégradées. Selon un mode de réalisation, les transistors supplémentaires du circuit de polarisation sont connectés entre eux par des noeuds internes drain-source adjacents sous forme de chaîne séquentielle avec des portes polarisées à des tensions fixes correspondantes. Un noeud de drain extérieur de la chaîne est relié au drain des transistors connectés cascode terminaux. Le nombre de transistors supplémentaires et les tensions de porte à polarisations fixes sont choisis de manière à limiter les excursions de tension drain-source les plus fortes sur le transistor sensible sous certaines conditions déterminées de marche.
Cadence Design Systems Inc.
Smith Paul Raymond
LandOfFree
Voltage limiting bias circuit for reduction of hot electron... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Voltage limiting bias circuit for reduction of hot electron..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Voltage limiting bias circuit for reduction of hot electron... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1998339