G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/26 (2006.01)
Patent
CA 2558483
A wafer-level testing arrangement for opto-electronic devices formed in a silicon-on-insulator (SOI) wafer structure utilizes a single opto-electronic testing element to perform both optical and electrical testing. Beam steering optics may be formed on the testing element and used to facilitate the coupling between optical probe signals and optical coupling elements (e.g., prism couplers, gratings) formed on the top surface of the SOI structure. The optical test signals are thereafter directed into optical waveguides formed in the top layer of the SOI structure. The opto~electronic testing element also comprises a plurality of electrical test pins that are positioned to contact a plurality of bondpad test sites on the opto-electronic device and perform electrical testing operations. The optical test signal results may be converted into electrical representations within the SOI structure and thus returned to the testing element as electrical signals.
L'invention concerne un dispositif permettant de réaliser des essais au niveau des tranches, destiné à des dispositifs opto-électroniques formés dans une structure de tranche de silicium sur isolant, utilisant un élément d'essai opto-électronique unique pouvant réaliser à la fois les essais optiques et électriques. Des éléments optiques de pointage du faisceau peuvent être formés sur l'élément d'essai et utilisés pour faciliter le couplage entre des signaux de sonde optique et des éléments de couplage optique (coupleurs par prisme, réseaux gravés, par exemple) formés sur la surface supérieure de la structure de tranche de silicium sur isolant. Les signaux d'essai optique sont ensuite dirigés vers des guides d'ondes optiques formés dans la couche supérieure de la structure de tranche de silicium sur isolant. L'élément d'essai opto-électronique comprend également une pluralité de broches d'essai électrique qui sont disposées de façon à entrer en contact avec une pluralité de sites d'essai de plot de connexion sur le dispositif opto-électronique et à réaliser des opérations d'essai électrique. Les résultats de l'essai optique peuvent être convertis en représentations électriques dans la structure de tranche de silicium sur isolant, puis renvoyés à l'élément d'essai sous forme de signaux électriques.
Ghiron Margaret
Gothoskar Prakash
Montgomery Robert Keith
Patel Vipulkumar
Pathak Soham
Borden Ladner Gervais Llp
Sioptical Inc.
LandOfFree
Wafer-level opto-electronic testing apparatus and method does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Wafer-level opto-electronic testing apparatus and method, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Wafer-level opto-electronic testing apparatus and method will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1901449