G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/14 (2006.01) G06F 1/00 (2006.01) G06F 15/78 (2006.01) G06F 21/00 (2006.01)
Patent
CA 2191331
A secure computer architecture is disclosed which has a central processing unit means (10), zero or more memory means (30), at least one input means (14, 16, 18, 20, 22, 24, 26), at least one output means (14, 16, 18, 20, 22, 24, 26, 50) and bus means (52, 54) to communicate signals between the means which are all untrusted elements, a trusted access monitor device (28), a trusted gateway device (44) located between each of said memory means (30), a further trusted gateway device (32, 34, 36, 38, 40, 42, 46) located between each of said at least one input means and said bus means, and a further trusted gateway device (32, 34, 36, 38, 40, 42, 48) located between each of said at least one output means and said bus means, where the access monitor device controls either the one-way or two-way direction of said signals through a respective gateway device. In one aspect of the invention each memory location is each of said zero or more memory means (30), and each at least one input means and each at least one output means has a respective tag (within 56) which is representative of a security related attribute associated with the data in that memory location or that input or that output means, said trusted access monitor contains tags which are representative of other security attributes of the processes that can be processed by said central processing unit means, whereby when the central processing unit means, whereby when the central processing unit (10) means attempts to perform an access to data in a memory location or an input operation using said input means or an output operation using said output means, said access monitor compares the respective tags and controls either the one-way or two-way direction of said signals through a respective gateway device. The architecture disclosed can be adapted to fit within a device which connects to a peripheral input/output port of an untrusted computer device.
On décrit une architecture d'ordinateur protégée ayant une unité de traitement centrale (10), zéro ou davantage de mémoires (30), au moins un moyen d'entrée (14, 16, 18, 20, 22, 24, 26), au moins un moyen de sortie (14, 16, 18, 20, 22 ,24, 26, 50) et un moyen de bus (52, 54) pour faire circuler les signaux entre ces éléments, qui sont tous des éléments non protégés, un dispositif protégé de surveillance de l'accès (28), un premier dispositif protégé de passerelle (44) se trouvant entre chacune desdites mémoires (30), un second dispositif protégé de passerelle (32, 34, 36, 38, 40, 42, 46) situé entre ledit moyen d'entrée ou chacun desdits moyens d'entrée et ledit moyen de bus et un troisième dispositif protégé de passerelle (32, 34, 36, 38, 40, 42, 48) se trouvant entre ledit ou lesdits moyens de sortie et ledit moyen de bus. Ledit dispositif de surveillance de l'accès surveille le mouvement suivant une direction ou suivant deux directions desdits signaux par un dispositif respectif de passerelle. Selon un aspect de l'invention, chaque emplacement de mémoire dans ladite ou lesdites mémoires (30), ledit ou chacun desdits moyens d'entrée et ledit ou chacun desdits moyens de sortie ont une étiquette respective (en 56) qui est représentative d'un attribut concernant la sécurité associée avec les données dans cet emplacement de mémoire, dans ce moyen d'entrée ou dans ce moyen de sortie, ledit dispositif protégé de surveillance de l'accès contient des étiquettes qui sont représentatives d'autres attributs de sécurité du procédé qui peuvent être traités par ladite unité de traitement centrale, grâce à quoi, lorsque l'unité de traitement centrale (10) tente d'accéder aux données dans un emplacement de mémoire, tente d'effectuer une opération d'entrée en utilisant ledit moyen d'entrée ou tente d'effectuer une opération de sortie en utilisant ledit moyen de sortie, ledit moyen de surveillance compare les étiquettes respectives et surveille le mouvement desdits signaux suivant une direction ou les deux directions par un dispositif respectif de passerelle. L'architecture décrite peut être adaptée à un dispositif de connexion à un port périphérique entrée/sortie d'un dispositif d'ornidateur non protégé.
Fetherstonhaugh & Co.
The Commonwealth Of Australia
LandOfFree
Secure computer architecture does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Secure computer architecture, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Secure computer architecture will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1401063