H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 7/00 (2006.01) H04L 1/20 (2006.01) H04L 7/033 (2006.01) H04Q 7/22 (2006.01)
Patent
CA 2102194
The present disclosure includes a discussion of a method of phase adjustment for use in a clock recovery scheme. The phase adjustment circuit automatically holds the clock phase during periods of poor channel quality. The clock recovery scheme generates a sampling clock signal (139) which is synchronous with the received signal (131). Additionally, the clock recovery scheme generates at least two error signals (347, 349, 351, 353) which indicate the quality of the received signal at different sampling phases. The smallest error signal is referred to as the minimum error value. Each error signal (347, 349, 351, 353) is compared to the minimum error value, creating a corresponding normalized error magnitude signal. Each normalized error magnitude signal is processed to determine the desired phase of the sampling clock signal. Dependent upon the processing of the normalized error magnitude signals, the phase of the sampling clock signal is either shifted or maintained until the next sampling point.
La présente invention est une méthode d'ajustement de la phase dans un dispositif de recouvrement de signaux d'horloge. Le circuit d'ajustement de la phase de l'invention maintient automatiquement fixe la phase des signaux d'horloge durant les périodes où la qualité des signaux est médiocre. Le processus de recouvrement des signaux d'horloge produit un signal d'horloge échantillon (139) qui est en synchronisme avec le signal reçu (131). De plus, ce processus produit au moins deux signaux d'erreur (347, 349, 351, 353) qui caractérisent la qualité du signal reçu à différentes phases d'échantillonnage. Le signal d'erreur le plus faible correspond à l'erreur minimale. Chaque signal d'erreur (347, 349, 351, 353) est comparé à cette erreur minimale et un signal d'erreur normalisé correspondant est produit pour chacun d'eux. Chaque signal d'erreur normalisé est traité pour déterminer la phase du signal d'horloge échantillon. Selon le résultat de ce traitement, la phase du signal d'horloge échantillon est décalée ou est maintenue fixe jusqu'au point d'échantillonnage suivant.
Carney Michael J.
Larosa Christopher P.
Gowling Lafleur Henderson Llp
Motorola Inc.
LandOfFree
Phase adjustment method and apparatus for use in a clock... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Phase adjustment method and apparatus for use in a clock..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Phase adjustment method and apparatus for use in a clock... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1420550