G - Physics – 06 – F
Patent
G - Physics
06
F
354/204
G06F 7/50 (2006.01) G06F 11/16 (2006.01) G06F 11/10 (2006.01) G06F 11/267 (2006.01)
Patent
CA 2018271
A binary adder is comprised of a plurality of block carry look-ahead units. Each of the units includes a block carry-in generator, an adding section, a block carry-out generator and a carry coincidence checker. The block carry-in generator is arranged to receive a plurality of carry generate variables and a plurality of carry propagate variables from the other units, generating a carry-in using carry look-ahead scheme. The adding section is coupled to receive the carry-in from said block carry-in generator and further receives two operand data to be added and generates a resultant sum of the two operand data. The block carry-out generator receives the two operand data and also receives the carry-in from the block carry-in generator. The block carry-out generator produces a carry-out of the unit to be applied to a lower order block carry look-ahead unit. The carry coincidence checker is arranged to receive the carry-in from the carry-in generator and also receives a carry from another block carry look-ahead unit. The carry, which is applied from another unit, corresponds to the carry-out. The checker performs a coincidence check between the carry-in and the carry applied from another unit.
Un additionneur binaire est constitué d'un certain nombre d'unités d'anticipation de report de bloc. Chacune des unités comprend un générateur de report d'entrée de bloc, une section d'addition, un générateur de report de sortie de bloc et un vérificateur de coïncidence de report. Le générateur de report d'entrée de bloc est configuré pour recevoir un certain nombre de variables de génération de report et un certain nombre de variables de propagation de report provenant des autres unités, générant un report d'entrée selon un système d'anticipation de report. La section d'addition est couplée pour recevoir le report d'entrée provenant dudit générateur de report d'entrée de bloc, reçoit également deux données d'opérande à additionner et génère une somme résultante des deux données d'opérande. Le générateur de report de sortie de bloc reçoit les deux données d'opérande, de même que le report d'entrée provenant du générateur de report d'entrée de bloc. Le générateur de report de sortie de bloc produit un report de sortie de l'unité à appliquer à l'unité d'anticipation de report de bloc d'ordre inférieur. Le vérificateur de coïncidence de report est configuré pour recevoir le report d'entrée provenant du générateur de report d'entrée et reçoit également un report provenant d'une autre unité d'anticipation de report de bloc. Le report, qui provient d'une autre unité, correspond au report de sortie. Le vérificateur effectue une vérification de coïncidence entre le report d'entrée et le report appliqué à partir d'une autre unité.
Corporation Nec
Smart & Biggar
LandOfFree
Digital arrangement for error checking in binary adder... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Digital arrangement for error checking in binary adder..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Digital arrangement for error checking in binary adder... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1554319