G - Physics – 06 – F
Patent
G - Physics
06
F
354/230
G06F 9/38 (2006.01)
Patent
CA 2040637
A digital computer system capable of processing two or more computer instructions in parallel and having a cache storage unit for temporarily storing machine-level computer instructions in their journey from a higher-level storage unit of the computer system to the functional units which process the instructions. The computer system includes an instruction compounding unit located intermediate to the higher-level storage unit and the cache storage unit for analyzing the instructions and generating for to each instruction a compounding information which indicates whether or not that instruction may be processed in parallel with one or more neighboring instructions in the instruction stream. These tagged instructions are then stored in the cache unit with the compounding information. The computer system further includes a plurality of functional instruction processing units which operate in parallel with one another. The instructions supplied to these functional units are obtained from the cache storage unit. At instruction issue time, the compounding information for the instructions is examined and those instructions indicated for parallel processing are sent to different ones of the functional units in accordance with the codings of their operation code fields.
Système informatique numérique capable de traiter deux ou plusieurs instructions informatiques en parallèle et ayant une unité de mémoire cache pour le stockage temporaire d'instructions informatiques de niveau machine provenant d'une unité de mémoire de niveau plus élevé du système informatique et destinées aux unités fonctionnelles chargées de les traiter. Le système informatique comprend une unité de composition d'instructions située entre l'unité de mémoire de niveau plus élevé et l'unité de mémoire cache afin d'analyser les instructions et de produire pour chacune d'elles une information de composition qui indique si oui ou non cette instruction peut être traitée en parallèle avec une ou plusieurs instructions voisines du train d'instructions. Ces instructions étiquetées sont ensuite stockées dans l'unité de cache avec l'information de composition. Le système informatique comprend en outre un certain nombre d'unités de traitement d'instructions fonctionnelles qui fonctionnent en parallèle les unes avec les autres. Les instructions données à ces unités fonctionnelles proviennent de l'unité de cache. Au moment où les instructions sont données, l'information de composition applicable est examinée et les instructions à traiter en parallèle sont envoyées à différentes unités fonctionnelles conformément au codage de leurs parties code opération.
Blaner Bartholomew
Vassiliadis Stamatis
Barrett B.p.
International Business Machines Corporation
LandOfFree
Compounding preprocessor for cache does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Compounding preprocessor for cache, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Compounding preprocessor for cache will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1627061