G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/455 (2006.01) G06F 17/50 (2006.01) H04M 3/32 (2006.01)
Patent
CA 2293560
An instruction emulation system translates target instructions into emulation instruction for execution by a host processor. A jump table has pointer entries employed to locate, in a translation instruction memory, sets of translating instruction for generating emulation instructions executable by the host for each of the differing types of target instructions. In one embodiment, each of pointer entries in the jump table has an entry length which is no greater than the shortest target instruction length, thereby enabling the jump table to handle target instructions of non-uniform instruction length. For another embodiment in which the target instructions comprise blocks of target instructions, including signal-handling target instructions, the jump table is augmented by a jump table shadow memory which saves memory requirements for code complication. In another embodiment, the jump table memory is partitioned into segments corresponding to the blocs stored in the target instruction memory. Selected ones of the segments of the jump table memory are uncompacted in accordance with a recent utilization criteria and non-selected ones of the segments are compacted.
Un système d'émulation d'instructions traduit des instructions cibles en instructions d'émulation destinées à être exécutées par un processeur hôte. Une table de branchement comporte des entrées de pointeur utilisées pour localiser, dans une mémoire d'instruction par traduction, des ensembles d'instructions traduites en vue de générer des instructions d'émulation pouvant être exécutées par l'hôte pour chacun des différents types d'instructions cibles. Selon une réalisation, chacune des entrées de pointeurs de la table de branchement possède une longueur d'entrée qui est inférieure à la longueur d'instructions cibles la plus courte, ce qui permet à la table de branchement de gérer des instructions cibles de longueur inégale. Selon une autre réalisation dans laquelle les instructions cibles comprennent des blocs d'instructions cibles, d'autres instructions cibles sont également gérées par signaux, et à la table de branchement est ajoutée une mémoire en double qui sauvegarde les encombrements en mémoire dans le cas de complications de code. Selon une autre réalisation, la mémoire de la table de branchement est divisée en segments correspondant aux blocs enregistrés dans la mémoire d'instructions cibles. Certains de ces segments sélectionnés de la mémoire de la table de branchement ne sont pas tassés conformément à un critère d'utilisation récent, tandis que certains de ces segments non sélectionnés sont tassés.
Marks & Clerk
Telefonaktiebolaget Lm Ericsson
LandOfFree
Simulation of computer processor does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Simulation of computer processor, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Simulation of computer processor will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1666017