H - Electricity – 03 – K
Patent
H - Electricity
03
K
H03K 5/00 (2006.01) H04B 10/12 (2006.01)
Patent
CA 2149511
In a control circuit for a clock multiplier, an input signal is multiplied and at the same time fed to a peak detection circuit. The signal fed to the peak detection circuit is gradually charged up to the peak value of the amplitude, and the peak value is detected. The peak value of the amplitude is compared at a comparator with a first reference voltage. The first reference voltage is previously set less than the value of the amplitude of the input clock signal to be fed, so that when there is an input clock, the output of the comparator becomes a signal of H level. When the output signal of the comparator is at H level, an input terminal is selected as an input of the analog switching circuit, and a second reference voltage falls in a condition that it is self-biased to the DC voltage of a second limiter amplifier. Thereby, a clock output signal multiplied by N times the input signal is obtained at output terminals of the clock multiplier.
Dans un circuit de commande de signaux permettant de multiplier des signaux d'horloge, des signaux d'entrée sont multipliés et, en même temps, injectés dans un circuit de détection de crête (9). Les signaux injectés dans le circuit (9) sont soumis à une charge graduelle jusqu'à ce que le niveau atteigne une valeur d'amplitude de crête et, cette valeur de crête est détectée. Un circuit comparateur (10) compare la valeur de crête détectée avec une première tension de référence. Puisque cette première tension de référence est préalablement fixée à une valeur inférieure à la valeur d'amplitude des signaux d'horloge d'entrée, les signaux de sortie du circuit (10) deviennent des signaux à haut niveau en présence d'un signal d'horloge d'entrée. Lorsque le signal de sortie du circuit (10) atteint le haut niveau, une borne d'entrée (14) est choisie comme entrée d'un circuit d'interrupteur analogique (12), et une deuxième tension de référence est auto-polarisée au potentiel c.c. d'un deuxième amplificateur limiteur (8). Par conséquent, des signaux d'horloge de sortie sont obtenus au niveau des bornes de sortie (17 et 18) du circuit décrit par quadruplement des signaux d'entrée.
Fetherstonhaugh & Co.
Oki Electric Industry Co. Ltd.
LandOfFree
Control circuit for clock multiplier does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Control circuit for clock multiplier, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Control circuit for clock multiplier will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1733246