G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 16/02 (2006.01) G06F 9/445 (2006.01) G11C 7/18 (2006.01) G11C 8/12 (2006.01)
Patent
CA 2672245
A method for programming NAND flash cells to minimize program stress while allowing for random page programming operations. The method includes asymmetrically precharging a NAND string from a positively biased source line while the bitline is decoupled from the NAND string, followed by the application of a programming voltage to the selected memory cell, and then followed by the application of bitline data. After asymmetrical precharging and application of the programming voltage, all the selected memory cells will be set to a program inhibit state as they will be decoupled from the other memory cells in their respective NAND strings, and their channels will be locally boosted to a voltage effective for inhibiting programming. A VSS biased bitline will discharge the locally boosted channel to VSS, thereby allowing programming of the selected memory cell to occur. A VDD biased bitline will have no effect on the precharged NAND string, thereby maintaining a program inhibited state of that selected memory cell.
L'invention concerne un procédé de programmation de cellules flash NAND pour minimiser une contrainte de programme tout en permettant des opérations de programmation de pages aléatoires. Le procédé comprend la précharge de manière asymétrique d'une chaîne NAND à partir d'une ligne de source polarisée de manière positive tandis que la ligne de bits est découplée de la chaîne NAND, suivie de l'application d'une tension de programmation à la cellule mémoire sélectionnée puis de l'application de données de ligne de bits. Après la précharge asymétrique et l'application de la tension de programmation, toutes les cellules mémoire sélectionnées seront fixées à un état d'inhibition de programmation à mesure qu'elles seront découplées des autres cellules mémoire dans leurs chaînes NAND respectives, et leurs canaux seront amplifiés localement à une tension efficace pour inhiber une programmation. Une ligne de bits polarisée par VSS déchargera le canal amplifié localement à VSS, permettant ainsi à une programmation de la cellule mémoire sélectionnée de se produire. Une ligne de bits polarisée par VDD n'aura aucun effet sur la chaîne NAND préchargée, maintenant ainsi un état inhibé de programmation de cette cellule mémoire sélectionnée.
Kim Jin-Ki
Pyeon Hong Beom
Mosaid Technologies Incorporated
Sumi Shuji
LandOfFree
Source side asymmetrical precharge programming scheme does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Source side asymmetrical precharge programming scheme, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Source side asymmetrical precharge programming scheme will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1835311