H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 7/033 (2006.01) G06F 13/38 (2006.01) G06F 13/42 (2006.01) H04L 25/02 (2006.01) H04L 25/08 (2006.01)
Patent
CA 2380461
A system and method for accounting for clock slew during autobauding. Upon identifying an AT command and the baud rate of the incoming data stream, the present invention accounts for clock slew in one of two ways, depending upon the baud rate of the incoming data stream. If the baud rate of the incoming data stream is 9600 or greater, the present invention accounts for slew by utilizing a feature associated with ASCII characters and RS-232 protocol, that is the stop bit being nicely framed on both sides by spaces. This feature is used to determine whether negative or positive clock slew exists. If negative clock slew exists and it is determined that negative clock slew falls within a certain threshold, a sample is skipped. If positive clock slew exists and falls within a certain threshold, positive clock slew is converted to negative clock slew by taking an extra sample. Clock slew is accounted for by reconstructing bits from an old sample and a new sample, based on the calculated slew value, to obtain an actual sample that eliminates deleterious effects of clock slew. When the baud rate of the incoming data stream is less than 9600, the present invention accounts for clock slew by taking a middle group of 8 samples from the start bit when multiple groups of 8 samples per bit exist. This is accomplished by searching for the next start bit. Once the next start bit is found, determining which group of 8 samples is a middle sample. The present invention counts over to the middle sample and reads the data from the middle sample to negate the effects of slew.
L'invention concerne un système et un procédé permettant de calculer une montée de synchronisation pendant une détection automatique de débit en bauds. Après identification d'un ordre AT et d'un débit en bauds d'un train de données entrantes, ladite invention permet de calculer la montée de synchronisation dans l'un des deux sens, en fonction du débit en bauds dudit train de données entrantes. Lorsque le débit en bauds du train de données entrantes est égal ou supérieur à 9600, l'invention permet de calculer la montée de synchronisation par utilisation d'une caractéristique associée aux caractères ASCII et au protocole RS-232, en fonction du bit d'arrêt nettement encadré par des espaces. On utilise cette caractéristique pour déterminer s'il existe une montée de synchronisation négative ou positive. S'il existe une montée de synchronisation négative, et si on détermine que cette montée se situe en-dessous d'un certain seuil, on saute un échantillon. S'il existe une montée de synchronisation positive, et que cette montée se situe en-dessous d'un certain seuil, la montée de synchronisation positive est convertie en une montée de synchronisation négative par prise d'échantillon supplémentaire. La montée de synchronisation est corrigée par reconstruction de bits à partir d'un ancien et d'un nouveau échantillon, en fonction de la valeur calculée de ladite montée, afin d'obtenir un échantillon réel supprimant les effets délétères de cette montée de synchronisation. Lorsque le débit en bauds du train de données entrantes est inférieur à 9600, l'invention permet de corriger la montée de synchronisation par prise d'un groupe du milieu de 8 échantillons à partir du bit de départ lorsqu'il existe plusieurs groupes de 8 échantillons par bit. De ce fait, on recherche le bit de départ suivant. Une fois qu'on a trouvé le bit de départ suivant, on détermine quel groupe de 8 échantillons constitue un échantillon du milieu. Cette invention permet de repérer l'échantillon du milieu, et de lire les données à partir dudit échantillon afin d'annuler les effets de la montée.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Clock slew control for serial communication systems does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Clock slew control for serial communication systems, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clock slew control for serial communication systems will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1862785