G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/06 (2006.01) G06F 13/16 (2006.01) G06F 15/16 (2006.01) G06F 15/80 (2006.01)
Patent
CA 2385079
The object of this invention is to provide a distributed memory type computer architecture that can achieve extremely high speed parallel processing. The computer system 10 comprises: a CPU module 12, a plurality of memory modules 14, each of which having a processor 36 and RAM core 34, and a plurality of sets of buses 24 that make connections between the CPU and the memory modules and/or connections among memory modules, so that the various memory modules operate on an instruction given by the CPU. A series of data having a stipulated relationship is given a space ID and each memory module manages a table that contains at least said space ID, the logical address of the portion of the series of data that it manages itself, the size of said portion and the size of the series of data, and, the processor of each memory module determines if the portion of the series of data that it manages itself is involved in a received instruction and performs processing on data stored in the RAM core.
L'invention concerne une architecture informatique à mémoire distribuée capable de réaliser un traitement à très grande vitesse. Un système informatique (10) comportant un module d'unité centrale (12), plusieurs modules de mémoire (14), chacune d'entre elles étant pourvue d'un microprocesseur (36) et d'une RAM principale (34) et de plusieurs bus (24) assurant les connexions entre le module d'unité centrale et les modules de mémoire. Ces derniers fonctionnent conformément aux instructions délivrées par le module d'unité centrale (12). Un espace d'identification est donné à une série de données associées entre elles. Chaque module de mémoire gère au moins ces espaces d'identification, adresses logiques de la série de parties de données gérées par la mémoire elle-même, et un tableau contenant la taille de la série de données. Chaque module de mémoire décide également, si la série de parties de données gérées par la mémoire elle-même est impliquée dans une instruction reçue et traite les données stockées dans la RAM principale.
Gowling Lafleur Henderson Llp
Turbo Data Laboratories Inc.
LandOfFree
Parallel computer architecture, and information processing... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Parallel computer architecture, and information processing..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Parallel computer architecture, and information processing... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1883769