Multi-memory access limiting circuit for multi-memory device

Details Multi-memory access limiting circuit for multi-memory device Multi-memory access limiting circuit for multi-memory device

G - Physics

06

F

G06F 11/14 (2006.01) G06F 11/00 (2006.01) G06F 11/07 (2006.01) G07B 17/00 (2006.01)

Patent

CA 2137505

The memory access limiting circuit detects when two or more of memory units associated with a microprocessor control system have been accessed enabled concurrently representing an error condition. The memory access limiting circuit is part of an integrated circuit. The integrated circuit also includes an address decoding for receiving the unique address signal and causing a write enable signal to be generated for the memory units and one of a plurality chip select signals to be generated for a respective one of the memory units. The monitoring circuit monitors the pin levels of the integrated circuit assigned for enabling the respective memory unit. The monitoring circuit generates a first output signal when a respective one of the memory unit chip select signals has been enabled and a second output signal when a plurality of chip select signals have been enabled. The second output signal is directed to the microprocessor for corrective action.

Un circuit limiteur d'accès à une mémoire sert à détecter l'accès simultané autorisé à deux ou plusieurs dispositifs à mémoire reliés à un système de commande à microprocesseur, ce qui constitue une situation d'erreur. Le circuit limiteur d'accès à une mémoire fait partie d'un circuit intégré. Celui-ci comprend également un décodeur d'adresse pour recevoir le signal d'adresse unique et émettre un signal d'autorisation d'écriture pour les dispositifs à mémoire et émettre un et des nombreux signaux de sélection de circuit, à l'intention d'un dispositif à mémoire respectif. Le circuit de contrôle surveille les niveaux des broches du circuit intégré assigné à la mise en service du dispositif à mémoire respectif. Le circuit de contrôle émet un premier signal de sortie lorsqu'un des signaux respectifs de sélection de circuit a été déclenché et un deuxième signal de sortie lorsque plusieurs signaux de sélection de circuit ont été déclenchés. Le deuxième signal de sortie est acheminé au microprocesseur pour qu'il prenne des mesures correctives.

Affiliated with

Also associated with

Rating

Multi-memory access limiting circuit for multi-memory device does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Multi-memory access limiting circuit for multi-memory device, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multi-memory access limiting circuit for multi-memory device will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1943895