H - Electricity – 03 – L
Patent
H - Electricity
03
L
H03L 7/08 (2006.01) G01R 25/00 (2006.01) H04L 7/00 (2006.01) H04L 7/027 (2006.01) H04L 7/033 (2006.01) H04N 7/083 (2006.01) H04N 7/52 (2006.01) H04L 7/04 (2006.01)
Patent
CA 2251372
A method and apparatus is disclosed that receives a multi-channel digital serial encoded signal and converting it into a synchronized set of binary characters. A charge pump phase-locked loop receives a transmitted reference clock and derives a multi-phase clock from the reference clock. The multi- phase clock is used to control a plurality of multi-bit block assembly circuits. Each assembly circuit receives one channel of the digital signal and produces a multi-bit block or character. The multi-bit block assembly circuit includes an oversampler, a digital phase-locked loop and a byte synchronizer. The oversampler ovesamples the received digital signal under control of the multiphase clock and produces a sequence of oversampled binary data. The digital phase-locked loop receives the oversampled data and selects samples from it depending on the skew characteristics of the sample. The byte synchronizer assembles a sequence of selected bits into a bit block, or character. An interchannel synchronizer receives as input the characters produced by each of the multi-bit block assembly circuits, and selectively delays output of the received characters in order to synchronize the characters of each channel with one another.
L'invention concerne un procédé et un appareil permettant la réception d'un signal multiplex numérique sériel codé et la conversion de ce signal en un jeu synchronisé de caractères binaires. Une boucle à phase asservie de maintien de charge reçoit un signal d'horloge de référence et le transforme en signal d'horloge polyphasé, lequel est utilisé pour commander plusieurs circuits d'ensembles de blocs multibits. Chaque circuit d'ensemble reçoit un canal du signal numérique et produit un bloc multi-bit ou caractère. Le circuit d'ensemble de blocs multibits comprend un suréchantillonneur, une boucle numérique à phase asservie et un synchroniseur de multiplets. Le suréchantillonneur étalonne le signal numérique reçu sous commande du signal d'horloge polyphasé et produit une séquence de données étalonnées binaires. La boucle numérique à phase asservie reçoit les données étalonnées binaires. La boucle numérique à phase asservie reçoit les données étalonnées et en sélectionne des échantillons en fonction des caractéristiques d'asymétrie de chaque échantillon. Le synchroniseur de multiplets regroupe une séquence de bits sélectionnés en un bloc de bits ou caractère. Un synchroniseur inter-canaux reçoit en entrée les caractères produits par chacun des circuits d'ensembles de blocs multibits et retarde sélectivement la sortie des caractères reçus afin de synchroniser les caractères de chaque canal les uns avec les autres.
Jeong Deog-Kyoon
Lee Kyeongho
Silicon Image Inc.
Sim & Mcburney
LandOfFree
System and method for high-speed skew-insensitive... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with System and method for high-speed skew-insensitive..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and System and method for high-speed skew-insensitive... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1945842