Read/write random access memory with data prefetch

Details Read/write random access memory with data prefetch Read/write random access memory with data prefetch

G - Physics

06

F

354/237

G06F 13/16 (2006.01) G06F 13/42 (2006.01) G11C 7/00 (2006.01) G11C 8/16 (2006.01)

Patent

CA 2018503

A dual port, random access, read/write memory is provided such that each microprocessor can access shared memory locations without regard to the state of the other microprocessor. Previously known dual port systems use delays, called wait states, or handshaking techniques to control memory access and to resolve overlapping memory access requests. This invention avoids the need for special timing controls by improving memory response time. Once a valid address is placed on the address bus by the microprocessor, which is recognized by the memory as being within its range of assigned address values, the memory prefetches the data at that address on the chance that a read request for that address may soon follow. If it does, then the data is placed on the data bus. If it does not, then the prefetched data is ignored and a write operation takes place for the particular address.

Mémoire vive de lecture/écriture à double accès permettant à chaque microprocesseur d'avoir accès à des emplacements de mémoire partagés quel que soit l'état de l'autre microprocesseur. Les systèmes à double accès antérieurs utilisent des moyens de temporisation, appelés états d'attente, ou des techniques d'authentification pour contrôler l'accès mémoire et régler les cas de demandes d'accès mémoire simultanées. La présente invention supprime la nécessité de contrôles de synchronisation particuliers en améliorant le temps de réponse mémoire. Lorsque le microprocesseur place sur le bus d'adresse une adresse valide, qui est reconnue par la mémoire comme faisant partie de son éventail de valeurs d'adressage assignées, la mémoire préextrait les données à cette adresse au cas où une demande de lecture pour cette adresse suivrait bientôt. Si la demande suit effectivement, les données sont placées sur le bus de données, sinon il n'est pas tenu compte des données préextraites et une opération d'écriture a lieu pour l'adresse particulière.

Affiliated with

Also associated with

Rating

Read/write random access memory with data prefetch does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Read/write random access memory with data prefetch, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Read/write random access memory with data prefetch will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1964871