Dummy error addition circuit

Details Dummy error addition circuit Dummy error addition circuit

H - Electricity

04

L

H04L 27/18 (2006.01) H04L 1/00 (2006.01) H04L 1/24 (2006.01)

Patent

CA 2349854

A dummy error addition circuit for adding a dummy error to an orthogonal modulation symbol data, wherein a value based on a specified bit error rate is loaded to count clock signals at a counter (11), a carrier of the counter (11) stores outputs from a PN data generator (21) in a shift register (22), outputs from a PN comparison circuit (3) when stored data agree with count values of the counter (11) are recognized as error pulses, a bit selector (40) randomly selects, on receiving error pulses and based on outputs from a PN data generator (41), bits to which to add errors in an orthogonal modulation data, e.g. a PSK modulation symbol data, at intervals based on a bit error rate, and bits selected from the orthogonal modulation data are inverted in a bit inversion circuit (5) for outputting to thereby add errors.

L'invention concerne un circuit d'addition d'erreurs fictives permettant d'ajouter une erreur fictive à des données symboliques en modulation orthogonale. A cet effet, on charge une valeur basée sur un taux d'erreur binaire spécifié en vue du décompte des signaux de synchronisation au niveau d'un compteur (11); un support dans le compteur (11) conserve les sorties provenant d'un générateur (21) de données de pseudo-bruit dans un registre (22) à décalage; lorsque les données mémorisées sont conformes aux valeurs de décompte du compteur (11), les sorties provenant d'un circuit (3) de comparaison de pseudo-bruits sont reconnues comme impulsions d'erreur; dès réception des impulsions d'erreur et en fonction des sorties d'un générateur (41) de données de pseudo-bruit, un sélecteur (40) de bits sélectionne, de façon aléatoire, les bits auxquels ajouter des erreurs dans les données en modulation orthogonale, par exemple des données symboliques en modulation PSK, à des intervalles fonction d'un taux d'erreur binaire; et les bits sélectionnés à partir des données en modulation orthogonale sont inversés dans un circuit (5) d'inversion de bits pour sortie, ce qui permet d'ajouter des erreurs.

Affiliated with

Also associated with

Rating

Dummy error addition circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Dummy error addition circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Dummy error addition circuit will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2021441