Memory efficient method and apparatus for sync detection

H - Electricity – 04 – N

Patent

Rate now

  [ 0.00 ] – not rated yet Voters 0   Comments 0

Details

H04N 5/08 (2006.01) H04N 7/56 (2006.01) H04N 5/44 (2006.01)

Patent

CA 2177137

A receiver (79) is provided for receiving a digital data stream over a communication path. The digital data is arranged as a sequence of frames, each frame including a plurality of lines of data. The beginning of each frame is indicated by a frame synchronization word (42); the beginning of each line is indicated by a horizontal synchronization byte (46). The data is interleaved by an encoder (162) prior to transmission. The decoder (79-82, 84, 86, 88) contains circuitry (92) for locating the horizontal and frame synchronization data and contains circuitry (96) for deinterleaving the digital data. Both the synchronization locating circuitry and deinterleaving circuitry require access to a memory (86), but not at the same time. Therefore, a single memory is used with the synchronization recovery circuitry and deinterleaving circuitry alternatively addressing the memory.

Un récepteur (79) permet de recevoir une suite de données numériques sur une voie de communication. Les données numériques sont agencées sous forme d'une séquence de trames, chaque trame comprenant une pluralité de lignes de données. Le début de chaque trame est indiqué par un mot (42) de synchronisation de trame; le début de chaque ligne est indiqué par un octet de synchronisation horizontale (46). Les données sont entrelacées par un codeur (162) avant leur transmission. Le décodeur (79-82, 84, 86, 88) contient un circuit (92) permettant de localiser les données de synchronisation de trame et de synchronisation horizontale ainsi qu'un circuit (96) permettant de désentrelacer les données numériques. Le circuit de localisation de données de synchronisation aussi bien que le circuit de désentrelaçage nécessitent l'accès à une mémoire (86), mais pas en même temps. Ainsi, une seule mémoire est utilisée par le circuit d'extraction de données de synchronisation et le circuit de désentrelaçage, qui accèdent à la mémoire de manière alternée.

LandOfFree

Say what you really think

Search LandOfFree.com for Canadian inventors and patents. Rate them and share your experience with other people.

Rating

Memory efficient method and apparatus for sync detection does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Memory efficient method and apparatus for sync detection, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory efficient method and apparatus for sync detection will most certainly appreciate the feedback.

Rate now

     

Profile ID: LFCA-PAI-O-2046019

  Search
All data on this website is collected from public sources. Our data reflects the most accurate information available at the time of publication.