A dielectric isolated high voltage semiconductor device

Details A dielectric isolated high voltage semiconductor device A dielectric isolated high voltage semiconductor device

H - Electricity

01

L

H01L 23/482 (2006.01) H01L 21/762 (2006.01) H01L 27/04 (2006.01) H01L 27/06 (2006.01) H01L 29/06 (2006.01) H01L 29/10 (2006.01) H01L 29/78 (2006.01) H01L 29/861 (2006.01) H02P 6/08 (2006.01)

Patent

CA 2102079

A new semiconductor integrated circuit uses a dielectric separation substrate for realizing a high withstand voltage and high integration. The arrangement extends a depletion layer of a main junction beyond an insulating layer sandwiched between a support and semiconductor islands by applying a bias voltage to the support and the islands. This main junction is a pn junction to which a reverse bias voltage for securing the withstand voltage of the semiconductor element is applied. The impurity density and the thickness of the region between the bottom of the semiconductor island and the circuit element regions is set so that this region is fully depleted by a lower voltage than that at which avalanche breakdown would occur. For this purpose the distance between the bottom part of the island and the main junction is made less than 1/14V µm when the withstand voltage of the circuit element is V volts.

Circuit intégré à semiconducteurs utilisant un substrat de séparation diélectrique pour obtenir une tension de tenue élevée et une haute intégration. Cet arrangement consiste à étendre une couche d'appauvrissement de jonction principale par-dessus une couche d'isolation prise en sandwich entre un support et des îlots de semiconducteurs en appliquant une tension de polarisation au support et aux îlots. Cette jonction principale est une jonction PN à laquelle on applique une tension de polarisation inverse pour retenir la tension de tenue de l'élément semiconducteur. La densité d'impuretés et l'épaisseur de la section comprise entre le fond de l'îlot de semiconducteurs et les sections présentant un élément de circuit est établie de telle manière que cette section est entièrement appauvrie à l'aide d'une tension plus basse que celle pouvant produire une rupture en avalanche. Dans ce but, la distance entre le fond de l'îlot et la jonction principale est établie à moins de 1/14 V µm pour une tension de tenue de l'élément de circuit de V volts.

Affiliated with

Also associated with

Rating

A dielectric isolated high voltage semiconductor device does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with A dielectric isolated high voltage semiconductor device, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and A dielectric isolated high voltage semiconductor device will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1931306