G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 11/22 (2006.01) G09G 3/20 (2006.01) G11C 7/00 (2006.01) G11C 7/06 (2006.01) G11C 7/10 (2006.01) G11C 8/00 (2006.01) G11C 8/18 (2006.01) G09G 3/36 (2006.01)
Patent
CA 2412169
In a method of driving a passive matrix display or memory array of cells comprising an electrically polarizable material exhibiting hysteresis, in particular a ferroelectric material, wherein the polarization state of individual cells can be switched by application of electric potentials or voltages to word and bit lines in the matrix or array, a potential on selected word and bit lines is controlled to approach or coincide with one of n predefined potential levels and the potentials on all word and bit lines are controlled in time according to a protocol such that word lines are sequentially latched to potentials selected among nword potentials, while the bit lines are either latched sequentially to potentials selected among nbit potentials, or during a certain period of a timing sequence given by the protocol connected to circuitry for detecting charges flowing between a bit line or bit lines and cells connecting thereto. This timing sequence is provided with a read cycle during which charges flowing between the selected bit line or bit lines connecting thereto are detected and a "refresh/write cycle" during which the polarization of the cells connecting with selected word and bit lines are brought to correspond with a set of predetermined values.
La présente invention concerne un procédé permettant de piloter un afficheur à matrice passive ou un réseau de cellules mémoire comprenant un matériau électriquement polarisable présentant des hystérésis, en particulier un matériau ferroélectrique. L'état de polarisation des cellules individuelles peut être commuté par l'application de potentiels électriques ou de tensions sur des canaux mot ou des canaux bit dans cette matrice ou ce réseau. On commande un potentiel sur un canal mot ou sur un canal bit de façon à s'approcher d'un des n niveaux de potentiel prédéfinis ou à les atteindre, et on commande les potentiels sur tous les canaux mot et sur tous les canaux bit dans un temps conforme à un protocole de sorte que les canaux mot soient verrouillés séquentiellement sur des potentiels sélectionnés parmi n potentiels de mot, alors que les canaux bit sont verrouillés séquentiellement sur des potentiels sélectionnés parmi n potentiels de bit, ou pendant une certaine séquence de synchronisation donnée par le protocole connecté au circuit pour détecter les charges circulant entre un canal bit et des cellules connectées à ce dernier. Cette séquence de synchronisation est fournie avec un cycle de lecture durant lequel des charges circulant entre le canal bit ou les canaux bit sélectionnés reliés à ce cycle sont détectées et avec un <=cycle rafraîchissement/écriture>= durant lequel la polarisation des cellules reliées aux canaux mot et aux canaux bit sélectionnés est apportée de façon à correspondre avec un ensemble de valeurs prédéterminées.
Carlsson Johan
Gudesen Hans Gude
Gustafsson Goran
Nordal Per-Erik
Thompson Michael
Ogilvy Renault Llp/s.e.n.c.r.l.,s.r.l.
Thin Film Electronics Asa
LandOfFree
Addressing of memory matrix does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Addressing of memory matrix, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Addressing of memory matrix will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1797786