G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 7/52 (2006.01) G06F 7/48 (2006.01) G06F 7/544 (2006.01) G06F 9/302 (2006.01) G06F 15/76 (2006.01) G06F 15/78 (2006.01) G06F 15/80 (2006.01) G06F 17/14 (2006.01) G06F 17/16 (2006.01) G06T 1/20 (2006.01)
Patent
CA 2230108
A processor having a first and second storage having a first and second packed data, respectively. Each packed data includes a first, second, third, and fourth data element. A multiply-add circuit is coupled to the first and second storage areas. The multiply-add circuit includes a first (810), second (811), third (812), and fourth multiplier (813), wherein each of the multipliers receives a corresponding set of said data elements. The multiply-add circuit further includes a first adder (850) coupled to the first and second multipliers (810, 811), and second adder (851) coupled to the third and fourth multipliers (812, 813). A third storage area (871) is coupled to the adders (850, 851). The third storage area (871) includes a first and second field for saving output of the first and second adders (850, 851), respectively, as first and second data elements of a third packed data.
Un processeur comprend une première et une deuxième mémoires qui contiennent respectivement des premières et deuxièmes données comprimées. Chaque ensemble de données comprimées comprend un premier, un deuxième, un troisième et un quatrième éléments de données. Un circuit de multiplication-addition couplé à une première et à une deuxième zones de mémoire présente un premier (810), un deuxième (811), un troisième (812) et un quatrième (813) multiplicateurs dont chacun reçoit un ensemble correspondant d'éléments de données. Ce circuit de multiplication-addition comprend aussi un premier additionneur (850) couplé aux premier et deuxième multiplicateurs (810, 811), et un deuxième additionneur (851) couplé aux troisième et quatrième multiplicateurs (812, 813). Un troisième zone de mémoire (871), couplée aux additionneurs (850, 851), comprend un premier et un deuxième champs qui préservent respectivement les données de sortie des premier et deuxième additionneurs (850, 851) sous forme de premier et deuxième éléments de données de troisièmes données comprimées.
Bindal Ahmet
Bui Tuan H.
Dulong Carole
Eitan Benny
Fischer Stephen A.
Intel Corporation
Riches Mckenzie & Herbert Llp
LandOfFree
An apparatus for performing multiply-add operations on... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with An apparatus for performing multiply-add operations on..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and An apparatus for performing multiply-add operations on... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1471998