H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 12/403 (2006.01) H04L 12/56 (2006.01) H04Q 11/04 (2006.01)
Patent
CA 2170602
An asynchronous data transfer and source traffic control system includes a bus master (100) and a plurality of bus users (112, 114, 116) coupled to a bidirectional data bus (120-128). The bus master (100) provides two clock signals (120, 122) to each bus user (112, 114, 116), a system clock (120) and a frame clock (122). The frame clock designates the start of a frame. A frame format preferably includes fifteen or sixteen system clock cycles, the first of which is designated the request field and the last of which includes a grant field. One or more other cycles may be assigned control and/or routing information and the remainder of the cycles comprise a data field of fixed length. During the request field, any number of bus users (112, 114, 116) may request access which is received by the bus master (100). During the grant field, the bus master (100) grants access to a selected bits user (112, 114, 116) for the entire data portion of the next frame. Which user (112, 114, 116) is granted access to the next frame is determined according to an arbitration algorithm in the bus master (100) which may be unknown to the bus users (112, 114, 116). The asynchronous data transfer and source traffic control system has particular application in accommodating the transfer of the contents of ATM cells used in BISDN systems.
Système asynchrone de transfert de données et de régulation de trafic de source, qui comporte un gestionnaire de bus (100) et une pluralité d'utilisateurs de bus (112, 114, 116) reliés à un bus de données bidirectionnel (120-128). Le bus maître (100) fournit deux signaux d'horloge (120, 122) à chaque utilisateur de bus (112, 114, 116), une horloge système (120) et une horloge de trame (122). L'horloge de trame (122) désigne le début de la trame. Un format de trame comporte de préférence quinze ou seize cycles d'horloge système, dont le premier est désigné par le terme de champ de demande et dont le dernier comporte un champ d'acceptation. On peut attribuer des informations de commande et/ou d'acheminement à un ou plusieurs autres cycles et le reste des cycles comprend un champ de données de longueur fixée. Pendant la durée du champ de demande, un nombre quelconque d'utilisateurs de bus (112, 114, 116) peut demander l'accès, les demandes étant reçues par le gestionnaire de bus (100). Pendant la durée du champ d'acceptation, le gestionnaire de bus (100) accorde l'accès à un utilisateur de bus (112, 114, 116) sélectionné pour la portion de données entière de la trame suivante. L'utilisateur (112, 114, 116) qui se voit accorder l'accès à la trame suivante est déterminé selon un algorithme d'arbitrage dans le gestionnaire de bus (100), qui peut être inconnu des utilisateurs de bus (112, 114, 116). Ledit système asynchrone de transfert de données et de régulation de trafic de source trouve une utilisation particulière en cela qu'il assure le transfert du contenu de cellules de mode de transfert asynchrone utilisées dans des systèmes de réseaux numériques à intégration de services à large bande.
R. William Wray & Associates
Transwitch Corp.
LandOfFree
Asynchronous data transfer and source traffic control system does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Asynchronous data transfer and source traffic control system, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Asynchronous data transfer and source traffic control system will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1385475