H - Electricity – 04 – N
Patent
H - Electricity
04
N
H04N 5/04 (2006.01) H04J 3/06 (2006.01) H04N 7/26 (2006.01) H04N 7/56 (2006.01)
Patent
CA 2064320
A coded image signal is received and stored into a first-in-first-out memory on a bit-parallel word basis and the storage level of the memory is compared with high, medium and low threshold values. A first positive trimming value is generated when the storage level is higher than the high threshold, a second positive trimming value when it lies between the high and medium thresholds, a first negative trimming value when it is lower than the low threshold, and a second negative trimming value when it lies between the low and medium thresholds. Differential sampling clock data is received and combined with each trimming value in an adder whose output is subtractively combined with a frequency variation of the line clock rate to produce a corrected differential sampling and line clock data. The latter is integrated to produce a frequency control signal that drives a voltage-controlled oscillator whose output is used to drive the memory for reading the coded image signal on a bit-parallel word basis.
Un signal d'image codé est reçu et stocké en parallèle par bit dans une mémoire premier entré premier sorti et le niveau de stockage de la mémoire est comparé à des valeurs de seuil haute, moyenne et basse. Une première valeur d'appoint positive est engendrée quand le niveau de stockage est plus élevé que le seuil haut, une deuxième valeur d'appoint positive est engendrée quand le niveau de stockage se trouve entre le seuil haut et le seuil moyen, une première valeur d'appoint négative est engendrée quand le niveau de stockage est inférieur au seuil bas, et une seconde valeur d'appoint négative est engendrée quand le seuil de stockage se trouve entre le seuil bas et le seuil moyen. Les données d'horloge d'échantillonnage différentiel sont reçues et combinées avec chaque valeur d'appoint dans un additionneur dont le signal de sortie est combiné de façon soustractive à la variation de fréquences d'horloge de ligne pour produire des données d'échantillonnage différentielles et d'horloge de ligne corrigées. Ces dernières sont intégrées pour produire un signal de commande de fréquence utilisé pour attaquer un oscillateur commandé par la tension dont le signal de sortie sert à attaquer la mémoire pour la lecture en parallèle par bit du signal d'image codé.
Shibuya Toru
Yamada Hiroki
Corporation Nec
Smart & Biggar
LandOfFree
Clock recovery circuit with memory storage level comparison... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Clock recovery circuit with memory storage level comparison..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clock recovery circuit with memory storage level comparison... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1674304