H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 21/20 (2006.01)
Patent
CA 2295069
A semiconductor structure including a semiconductor substrate (302), at least one first crystalline epitaxial layer (304) on the substrate, the first layer having a surface which is planarized, and at least one second crystalline epitaxial layer (306) on the at least one first layer. In another embodiment of the invention there is provided a semiconductor structure including a silicon substrate, and a GeSi (306, 308) graded region grown on the silicon substrate, compressive strain being incorporated in the graded region to offset the tensile strain that is incorporated during thermal processing. In yet another embodiment of the invention there is provided a semiconductor structure including a semiconductor substrate, a first layer having a graded region (304) grown on the substrate, compressive strain being incorporated in the graded region to offset the tensile strain that is incorporated during thermal processing, the first layer (304) having a surface which is planarized, and a second layer (306, 308) provided on the first layer.
L'invention concerne une structure semi-conductrice comportant un substrat semi-conducteur, au moins une première couche épitaxiale cristalline qui est appliquée sur ce substrat (302) et présente une surface planarisée, et au moins une seconde couche épitaxiale cristalline (304) appliquée sur ladite première couche (306). Selon un autre mode de réalisation, l'invention se rapporte à une structure semi-conductrice comportant un substrat en silicium ainsi qu'une zone à teneur échelonnée en GeSi (306, 308) formée sur ce substrat en silicium et subissant une contrainte par compression destinée à compenser la contrainte par traction subie lors du traitement thermique. Enfin, selon un autre mode de réalisation, l'invention concerne une structure semi-conductrice comportant un substrat semi-conducteur; une première couche (304) renfermant une zone échelonnée formée sur ce substrat, subissant une contrainte par compression dans le but de compenser la contrainte par traction subie lors du traitement thermique et présentant une surface planarisée; et une seconde couche (306, 308) appliquée sur la première couche.
Fetherstonhaugh & Co.
Massachusetts Institute Of Technology
LandOfFree
Controlling threading dislocation densities in ge on si... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Controlling threading dislocation densities in ge on si..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Controlling threading dislocation densities in ge on si... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1456714