H - Electricity – 03 – G
Patent
H - Electricity
03
G
H03G 3/20 (2006.01) H03F 3/68 (2006.01) H03G 3/30 (2006.01)
Patent
CA 2438333
A direct downconversion receiver architecture having a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus. The DVGA may be advantageously designed and located as described herein. The operating mode of the VGA loop may be selected based on the operating mode of the DC loop, since these two loops interact with one another. The duration of time the DC loop is operated in an acquisition mode may be selected to be inversely proportional to the DC loop bandwidth in the acquisition mode. The controls for some or all of the RF/analog circuitry may be provided via the serial bus.
L'invention concerne une architecture de récepteur d'abaissement de fréquence direct doté d'une boucle CC destinée à supprimer le décalage en continu des composantes de signaux, un amplificateur à gain variable numérique (DVGA) destiné à fournir un éventail de gains, une boucle de contrôle automatique de gain (AGC) conçue pour effectuer la commande de gain pour le DVGA et les circuits RF/analogique ainsi qu'un module d'interfaçage de bus série (SBI) destiné à effectuer des commandes des circuits RF/analogique via le bus série. Il est possible de concevoir et de placer le DVGA de manière avantageuse comme cela est exposé dans le descriptif. Le mode de fonctionnement de la boucle de l'amplificateur à gain variable peut être sélectionné en fonction du mode de fonctionnement de la boucle CC dans la mesure où ces deux boucles interagissent. La durée de fonctionnement de la boucle CC en un mode d'acquisition peut être sélectionnée de manière à ce qu'elle soit inversement proportionnelle à la largeur de bande de la boucle CC du mode d'acquisition. Les commandes de l'ensemble ou d'une partie des circuits RF/analogique peuvent être effectuées via le bus série.
Challa Raghu
Holenstein Christian
Kang Inyup
Li Tao
Peterzell Paul E.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Direct conversion receiver architecture does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Direct conversion receiver architecture, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Direct conversion receiver architecture will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1654203