G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01) G01R 31/303 (2006.01)
Patent
CA 2573729
The method and apparatus in accordance with the present invention determines the locations of incorrectly connected polygons in a polygon representation of an integrated circuit layout. These incorrectly connected polygons result in short circuits, which often occur for major signal busses such as power and ground. It can be time-consuming to determine the exact location of the short. The invention includes the step of tessellating the polygon representation, including each conductive layer, into predetermined shapes such as triangles or trapezoids. Each of the triangles or trapezoids is then translated into a node for the development of a nodal network where nodes are connected directly to one another to represent shapes having edges adjacent to other shape edges. The current capacity of each connection between adjacent nodes is then specified. Two nodes that are electrically connected to the incorrectly connected polygons are selected and used as parameters for a network flow analysis algorithm. This algorithm determines the areas of high density where high flow is dictated by the triangle or trapezoid having the lowest current capacity. The areas of high density are flagged as points where short circuits may exist. These flagged points may then be investigated to confirm whether they are short circuits.
Le procédé et l'appareil selon l'invention permettent de déterminer les emplacements de polygones connectés de manière incorrecte dans une représentation polygonale d'un schéma de montage de circuit intégré. Ces polygones connectés non correctement sont la source de courts-circuits qui se produisent fréquemment pour des bus de signaux supérieurs, tels qu'alimentation et mise à la masse. La détermination de l'emplacement exact du court-circuit peut demander beaucoup de temps. A cet effet, l'invention comprend une étape de tessellation de la représentation polygonale, y compris de chaque couche conductrice, en des formes prédéterminées telles que triangulaires ou trapézoïdales. Chacun des triangles ou trapèzes est ensuite translaté en un noeud pour le développement d'un réseau nodal où les noeuds sont connectés directement entre eux pour représenter des formes présentant des arêtes adjacentes à d'autres arêtes. La capacité de courant de chaque connexion entre des noeuds adjacents est alors spécifiée. Deux noeuds qui sont électriquement connectés à des polygones connectés de façon incorrecte, sont sélectionnés et utilisés comme paramètres pour un algorithme d'analyse du flux de réseau. Cet algorithme détermine les aires de haute densité où un flux élevé est dicté par le triangle ou le trapèze ayant la plus faible capacité de courant. Les aires de haute densité sont indiquées sous forme de points où des courts-circuits peuvent se présenter. Ces points indiqués peuvent être étudiés pour confirmer l'existence de courts-circuits.
Abt Jason
Aitnouri Elmehdi
Begg Stephen
Gont Val
Keyes Edward
Abt Jason
Aitnouri Elmehdi
Begg Stephen
Gont Val
Keyes Edward
LandOfFree
Method and apparatus for locating short circuit faults in an... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and apparatus for locating short circuit faults in an..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for locating short circuit faults in an... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1657762