H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 21/00 (2006.01) H01L 21/033 (2006.01) H01L 21/308 (2006.01) H01L 21/3213 (2006.01)
Patent
CA 2319188
A method for containing the critical dimension growth of the feature on a semiconductor substrate (56) includes placing a substrate with a hard mask (52) comprised of a reactive metal or an oxidized reactive metal in a chamber and etching the wafer. The method further includes using a hard mask which has a low sputter yield and a low reactivity to the etch chemistry of the process.
L'invention se rapporte à un procédé permettant de limiter la croissance de la dimension critique d'une caractéristique sur un substrat semi-conducteur (56). Ce procédé consiste à placer un substrat associé un masque dur (52) constitué d'un métal réactif ou d'un métal réactif oxydé dans une chambre et à graver la plaquette. Le procédé consiste également à utiliser un masque dur qui présente un faible rendement de pulvérisation et une faible réactivité aux produits chimiques employés pour la gravure.
Cofer Alferd
Deornellas Stephen P.
Jerde Leslie G.
Gowling Lafleur Henderson Llp
Tegal Corporation
LandOfFree
Method for using a hard mask for critical dimension growth... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for using a hard mask for critical dimension growth..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for using a hard mask for critical dimension growth... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1681649