H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 21/98 (2006.01) H01L 25/065 (2006.01)
Patent
CA 2400805
A wafer level packaging method which produces a stacked dual/multiple die integrated circuit package (91). In the method, the wafer with the smaller sized dice (15) of two wafers is processed through a metal redistribution process and then solder balls are attached. The wafer is then sawed into individual die size ball-grid array packages. On the wafer with the larger sized dice (25), a die attached adhesive material (18) is deposited on the front of each die site location that is intended for the attachment of one of the die-sized BGA packages. The back side of the BGA die package is placed onto the adhesive material and is cured. A wirebonding operation connects the signals from the die-size BGA package to the circuits of the bottom die. A coating material (80), such as epoxy, is disposed on the wafer to cover the wirebond leads and the assembly is then cured. Then, the stacked-die wafer is singulated into individual stacked-die IC packages (91).
L'invention concerne un procédé d'emballage de tranche produisant un boîtier de circuit intégré constitué de puces doubles/multiples empilées (91). Dans ce procédé, la tranche présentant la puce de plus petite dimension (15) des deux est traité au moyen d'un procédé de redistribution de métal, puis des globule de soudure y sont fixées. La tranche est ensuite sciée en boîtiers BGA de la dimension des puces individuelles. Sur la tranche présentant la puce de plus grande dimension (25), un matériau adhésif (18) fixé sur celle-ci est déposé sur la surface de chaque localisation de site de puce et destiné à la fixation d'un des boîtiers BGA de dimension de puce. L'envers d'un de ces boîtiers BGA est placé sur un matériau adhésif et il est durci. Une opération de microsoudure des fils relie les signaux entre le boîtier BGA de dimension de puce et les circuits de la puce inférieure. Un matériau de revêtement (80), tel que de l'époxy, est placé sur la tranche afin de couvrir les microsoudures des fils et l'assemblage est ensuite durci. La tranche constituée de puces empilées est ensuite séparée en boîtiers de microcircuit à puces empilées individuels (91).
Atmel Corporation
Smart & Biggar
LandOfFree
Method of forming a stacked-die integrated circuit chip... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method of forming a stacked-die integrated circuit chip..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method of forming a stacked-die integrated circuit chip... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1729888