G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/20 (2006.01) G06F 13/362 (2006.01)
Patent
CA 2067602
This invention relates to personal computers, and more particularly to personal computers in which arbitration for control over a data handling bus occurs among a plurality of "master" devices coupled directly to the bus and memory address signals are varied in response to such arbitration. The personal computer system has a high speed local processor data bus, an input/output data bus, a microprocessor coupled directly to the local processor bus, volatile memory coupled to the local processor bus for volatile storage of data, and a bus interface controller coupled directly to the local processor bus and directly to the input/output data bus for providing communications between the buses. The bus interface controller provides for arbitration among devices directly coupled to the input/output data bus for access to the input/output data bus and to the local processor bus, and for arbitration among the input/output data bus and said microprocessor for access to the local processor bus. The bus interface controller is also coupled to the volatile memory for supplying row address select signals to the volatile memory and thereby selecting data storage areas to be accessed, and responds to a change in access granted to the local bus by changing the row address select signal supplied to the volatile memory in preparation for access to potentially different data storage areas of the volatile memory.
La présente invention concerne les ordinateurs personnels, et plus particulièrement les ordinateurs personnels dans lesquels l'arbitrage de la commande d'un bus de traitement de données relève d'un certain nombre de dispositifs « maîtres » couplés directement au bus, les signaux d'adresses mémoire étant variés en fonction de cet arbitrage. Le système d'ordinateur personnel comprend un bus de données de processeur local à grande vitesse, un bus de données d'entrée-sortie, un microprocesseur couplé directement au bus de processeur local, une mémoire volatile couplée au bus de processeur local pour le stockage provisoire des données, et un contrôleur d'interface de bus couplé directement au processeur local et au bus de données d'entrée-sortie afin d'assurer la communication entre les bus. Le contrôleur d'interface de bus assure l'arbitrage entre des dispositifs couplés directement au bus d'entrée-sortie pour l'accès au bus de données d'entrée-sortie et au bus de processeur local, et l'arbitrage entre le bus de données d'entrée-sortie et ledit microprocesseur pour l'accès au bus de processeur local. Le contrôleur d'interface de bus est également couplé à la mémoire volatile afin de transmettre des signaux de sélection d'adresse de rangée à la mémoire volatile et de sélectionner ainsi les zones de mémoire à utiliser, et répond à une modification de l'accès accordé au bus local en modifiant le signal de sélection d'adresse de rangée transmis à la mémoire volatile pour préparer l'accès à des zones éventuellement différentes de la mémoire volatile.
Fuoco Daniel Paul
Hernandez Luis Antonio
Mathisen Eric
Moeller Dennis Lee
Raymond Jonathan Henry
International Business Machines Corporation
Rosen Arnold
LandOfFree
Personal computer with anticipatory memory control signalling does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Personal computer with anticipatory memory control signalling, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Personal computer with anticipatory memory control signalling will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1934149