H - Electricity – 03 – K
Patent
H - Electricity
03
K
H03K 19/177 (2006.01) G06F 17/50 (2006.01)
Patent
CA 2399384
An FPGA has an on-chip processor that reads configuration data onto the FPGA and controls the loading of that configuration data into FPGA configuration memory cells. After FPGA power-up, the processor reads a configuration mode code from predetermined terminals of the FPGA. If the configuration mode code has a first value, then the processor executes a first configuration program so that configuration data is received onto the FPGA in accordance with a first configuration mode. If the configuration mode code has a second value, then the processor executes a second configuration program so that configuration data is received onto the FPGA in accordance with a second configuration mode. The configuration programs can be stored in metal-mask ROM on-chip so they can be changed without re-laying out the remainder of the FPGA. Providing multiple configuration programs allows the FPGA to support multiple configuration modes using the same processor hardware. One configuration mode code causes the processor to execute a loader program that in turn loads a configuration program onto the FPGA from a source external to the FPGA. Once the configuration program is loaded, the processor executes the configuration program thereby allowing the FPGA to support a custom configuration mode.
L'invention concerne un réseau de portes programmable (FPGA) comprenant un processeur monté sur puce, lequel lit des données de configuration sur le réseau FPGA et commande le chargement de ces données de configuration dans les cellules mémoires de configuration du réseau FPGA. Après mise sous tension du réseau FPGA, le processeur lit un code de mode de configuration, à partir de terminaux de réseau FPGA déterminés. Si ce code possède une première valeur, alors le processeur exécute un premier programme de configuration, de façon que les données de configuration soient reçues sur le réseau FPGA, en conformité avec le premier mode de configuration. Si ce code possède une seconde valeur, alors le processeur exécute un second programme de configuration, de façon que les données soient reçues sur le réseau FPGA, en conformité avec le second mode de configuration. Il est possible de stocker ces programmes de configuration dans une mémoire ROM à masque de métal, montée sur puce, de façon à pouvoir les changer sans avoir à tracer à nouveau le reste du réseau FPGA. La constitution de plusieurs programmes de configuration permet au réseau FPGA de supporter plusieurs modes de configuration à l'aide du même matériel processeur. Un code de mode de configuration provoque l'exécution par le processeur d'un programme d'amorçage, lequel à son tour charge un programme de configuration sur le réseau FPGA, à partir d'une source extérieure à ce réseau FPGA. Dès après le chargement du programme de configuration, le processeur exécute ce programme, permettant au réseau FPGA de supporter un mode de configuration personnalisé.
Lesea Austin H.
Trimberger Stephen M.
Smart & Biggar
Xilinx Inc.
LandOfFree
Supporting multiple fpga configuration modes using dedicated... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Supporting multiple fpga configuration modes using dedicated..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Supporting multiple fpga configuration modes using dedicated... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1702685