H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 21/768 (2006.01) H01L 21/44 (2006.01) H01L 21/48 (2006.01) H01L 21/50 (2006.01) H01L 21/98 (2006.01)
Patent
CA 2404270
A device integration method and integrated device. The method may include the steps of directly bonding a semiconductor device (14) having a substrate (20) to an element (10) and removing a portion of the substrate to expose a remaining portion of the semiconductor device after bonding. The element may include one of a substrate used for thermal spreading, impedance matching or for RF isolation, an antenna, and a matching network comprised of passive elements. A second thermal spreading substrate may be bonded to the remaining portion of the semi-conductor device. Interconnections (51) may be made through the first or second substrates. The method may also include bonding a plurality of semiconductor devices (165) to an element (163), and the element may have recesses (167) in which the semiconductor devices are disposed. A conductor array (78) having a plurality of contact structures may be formed on an exposed surface of the semiconductor device (77), vias may be formed through the semiconductor device to device regions, and interconnection (81, 82, 83) may be formed between said device regions and said contact structures.
L'invention concerne un procédé d'intégration d'un appareil et un appareil intégré. Ce procédé consiste à directement lier un dispositif à semi-conducteur (14) possédant un substrat (20) à un élément (10) et à retirer une portion du substrat afin d'exposer une portion restante du dispositif à semi-conducteur après sa liaison. Cet élément peut comprendre un substrat utilisé dans l'étalement thermique, l'harmonie d'impédance ou dans l'isolation radiofréquence, une antenne, et un réseau d'adaptation constitué d'éléments passifs. Un second substrat d'étalement thermique peut être lié à la portion restante du dispositif à semi-conducteur. Des interconnexions (51) peuvent être établies entre les premier et second substrats. Le procédé de l'invention implique la liaison de plusieurs dispositifs à semi-conducteur (165) à un élément (163), et l'élément peut posséder des niches (167) dans lesquelles les dispositifs à semi-conducteur sont placés. Un réseau conducteur possédant plusieurs structures de contact peut être formé sur une surface exposée du dispositif à semi-conducteur (77), des trous de liaison peuvent être formés entre le dispositif à semi-conducteur et les régions du dispositif, et des interconnexions (81, 82, 83) peuvent être établies entre ces régions de dispositif et lesdites structures de contact.
Ogilvy Renault Llp/s.e.n.c.r.l.,s.r.l.
Ziptronix Inc.
LandOfFree
Three dimensional device integration method and integrated... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Three dimensional device integration method and integrated..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Three dimensional device integration method and integrated... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1502866