Viterbi pack instruction

Details Viterbi pack instruction Viterbi pack instruction

H - Electricity

03

M

H03M 13/41 (2006.01)

Patent

CA 2643940

A Viterbi pack instruction is disclosed that masks the contents of a first predicate register with a first masking value and masks the contents of a second predicate register with a second masking value. The resulting masked data is written to a destination register. The Viterbi pack instruction may be implemented in hardware, firmware, software, or any combination thereof.

La présente invention concerne une instruction de compression de Viterbi qui masque les contenus d'un premier registre prédicat avec une première valeur de masquage et qui masque les contenus d'un deuxième registre prédicat avec une deuxième valeur de masquage. Les données masquées ainsi obtenues sont enregistrées dans un registre de destination. L'instruction de compression de Viterbi peut être mise en oeuvre dans un matériel, un micrologiciel, un logiciel ou toute combinaison de ceux-ci.

Affiliated with

Also associated with

Rating

Viterbi pack instruction does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Viterbi pack instruction, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Viterbi pack instruction will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1984394