H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 23/498 (2006.01) H01L 21/56 (2006.01) H01L 21/60 (2006.01) H01L 23/485 (2006.01)
Patent
CA 2392837
An integrated circuit package (70) that is formed at the wafer level. The integrated circuit package (70) occupies a minimum amount of space on an end- use printed circuit board. A pre-fabricated interposer substrate (30), made of metal circuitry (34) and a dielectric base (32), has a plurality of metallized openings which are aligned with metallized wirebond pads (23) on the top surface of a silicon wafer (21). Solder (40), or conductive adhesive, is deposited through the metallized openings to form the electrical connection between the circuitry on the interposer layer (30) and the circuitry on the wafer (21). Solder balls (50) are then placed on the metal pad openings on the interposer substrate (30) and are reflowed to form a wafer-level BGA structure. The wafer-level BGA structure is then cut into individual BGA chip packages.
La présente invention concerne un boîtier (70) de circuit intégré fabriqué au niveau de la plaquette. Ce boîtier (70) de circuit intégré occupe un minimum d'espace sur une carte de circuit imprimé. Un substrat (30) d'interposition préfabriqué, constitué d'un circuit (34) métallique et d'une base (32) diélectrique, possède une pluralité d'ouvertures métallisées alignées avec des blocs (23) reliés par fils au dessus de la surface d'une plaquette (21) de silicium. Une brasure (40) ou un adhésif conducteur est déposé à travers les ouvertures métallisées de façon à former une connexion électrique entre le circuit sur la couche (30) d'interposition et le circuit sur la plaquette (21). Des globules de soudure (50) sont ensuite placées sur les ouvertures de bloc de métal du substrat (30) d'interposition et elles subissent une refusion de façon à former une structure de grille matricielle à billes au niveau de la plaquette. Cette structure de grille matricielle à billes au niveau de la plaquette est ensuite découpée en boîtiers individuels de microcircuit à grille matricielle à billes.
Atmel Corporation
Smart & Biggar
LandOfFree
Integrated circuit package formed at a wafer level does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Integrated circuit package formed at a wafer level, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated circuit package formed at a wafer level will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1609243