3d ic method and device

Details 3d ic method and device 3d ic method and device

H - Electricity

01

L

H01L 21/4763 (2006.01)

Patent

CA 2618191

A method of three-dimensionally integrating elements such as singulated die or wafers and an integrated structure having connected elements such as singulated dies or wafers. Either or both of the die and wafer may have semiconductor devices formed therein. A first element having a first contact structure is bonded to a second element having a second contact structure. First and second contact structures can be exposed at bonding and electrically interconnected as a result of the bonding. A via may be etched and filled after bonding to expose and form an electrical interconnect to interconnected first and second contact structures and provide electrical access to this interconnect from a surface. Alternatively, first and/or second contact structures are not exposed at bonding, and a via is etched and filled after bonding to electrically interconnect first and second contact structures and provide electrical access to interconnected first and second contact structure to a surface. Also, a device may be formed in a first substrate, the device being disposed in a device region of the first substrate and having a first contact structure. A via may be etched, or etched and filled, through the device region and into the first substrate before bonding and the first substrate thinned to expose the via, or filled via after bonding.

Cette invention concerne un procédé d~éléments d~intégration tridimensionnels, par exemple des dés ou tranches séparés, et une structure intégrée comprenant des éléments connectés, par exemple des dés ou tranches séparés. Des dispositifs à semi-conducteur peuvent être formés sur le dé, la tranche ou les deux. Un premier élément doté d~une première structure de contact est lié à un second élément doté d~une seconde structure de contact. Les deux structures de contact peuvent être exposées lors de la liaison et interconnectées électriquement suite à celle-ci. Un via peut être gravé et rempli après la liaison pour exposer et former une interconnexion électrique aux deux structures interconnectées et fournir un accès électrique à cette interconnexion depuis une surface. Sinon, la première et/ou la seconde structure de contact ne sont pas exposées lors de la liaison, et un via est gravé et rempli après celle-ci pour interconnecter électriquement les deux structures et fournir un accès électrique aux structures interconnectées depuis une surface. En outre, un dispositif peut être formé sur un premier substrat en étant placé dans une zone donnée de ce substrat, le dispositif ayant une première structure de contact. Un via peut être gravé, ou gravé et rempli, dans la zone de dispositif du premier substrat avant la liaison, et ce substrat rétréci pour exposer le via, ou le via rempli après la liaison.

Affiliated with

Also associated with

Rating

3d ic method and device does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with 3d ic method and device, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and 3d ic method and device will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1718020