B - Operations – Transporting – 81 – C
Patent
B - Operations, Transporting
81
C
B81C 1/00 (2006.01) H01L 23/10 (2006.01)
Patent
CA 2730378
A method for packaging a plurality of semiconductor devices formed in a surface portion of a semiconductor wafer. The method includes: lithographically forming, in a first lithographically processable material disposed on the surface portion of the semiconductor wafer, device exposing openings to expose the devices and electrical contact pad openings to expose electrical contact pads for devices; and mounting a support having a rigid dielectric layer formed on a selected portion of the support, such rigid dielectric layer comprising a second lithographically processable material, such rigid material being suspended over the device exposing openings and removed from portions of the support disposed over the electrical contacts pads openings in the first lithographically processable material. The support is released and removed from the second lithographically processable material, leaving the second photolithographically processable material bonded to the first photolithographically processable material.
L'invention porte sur un procédé de conditionnement d'une pluralité de dispositifs à semi-conducteurs formée dans une partie de surface d'une plaquette à semi-conducteurs. Le procédé comprend : la formation lithographique, dans un premier matériau pouvant être traité par lithographie, disposé sur la partie de surface de la plaquette à semi-conducteurs, d'ouvertures d'exposition de dispositif destinée à exposer les dispositifs et d'ouvertures de plage de contacts électriques destinées à exposer les plages de contact électrique des dispositifs ; et le montage d'un support comportant une couche diélectrique rigide formée sur une partie sélectionnée du support, une telle couche diélectrique rigide comprenant un second matériau pouvant être traité par lithographie, un tel matériau rigide étant suspendu au-dessus des ouvertures d'exposition de dispositif et retiré des parties du support disposées au-dessus des ouvertures de plages de contact électrique dans le premier matériau pouvant être traité par lithographie. Le support est libéré et retiré du second matériau pouvant être traité par lithographie, laissant le second matériau pouvant être traité par lithographie lié au premier matériau pouvant être traité par photolithographie.
Davis William J.
Fillmore Ward G.
Macdonald Scott
Bereskin & Parr Llp/s.e.n.c.r.l.,s.r.l.
Raytheon Company
LandOfFree
Method for packaging semiconductors at a wafer level does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for packaging semiconductors at a wafer level, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for packaging semiconductors at a wafer level will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1989092